Systèmes multiprocesseurs sur puce 2

Ce chapitre présente les systèmes multiprocesseur sur puce hétérogènes comme la solution matérielle idéale pour le support des communications sans fil 6G. Une analyse complète des opérations de calcul du traitement de bande de base de la 5G et au-delà, ainsi que leurs exigences et spécifications sont détaillées.

Ce chapitre est consacré au codage de canal, qui constitue une source majeure de complexité dans le traitement numérique en bande de base. Il met en évidence les défis de la mise en œuvre des techniques de codage de canal avancées (turbo codes, codes LDPC et polaires) pour des exigences de débit au-delà de la 5G, approchant le 1 Tbit/s.

Dans un écosystème IoT industriel (IIoT), la sécurité de la passerelle IoT et des dispositifs de nœuds périphériques connectés, représente l’aspect clé permettant d’assurer la protection du cycle de production et la disponibilité des services. Ce chapitre présente les concepts nécessaires pour mettre en œuvre une architecture permettant une sécurité et une sûreté complète de l’IIoT dans un environnement LoRaWAN.

Actuellement le temps consacré à la virtualisation du stockage et à sa gestion par des opérations d’E/S est devenu plus important que la latence matérielle de la Flash NVMe. Ce chapitre présente un chemin d’E/S assisté par des FPGA permettant de réduire les surcoûts de gestion et de piloter l’accès à la mémoire à des vitesses de 100 Gbps.

Ce chapitre introduit une plate-forme matérielle opérant en temps réel et répondant aux défis de conception des architectures électriques et électroniques des véhicules intelligents de l’avenir. Grâce à la conception intégrée, et en se servant de logiciels et d’outils embarqués, les auteurs montrent la cohabitation efficace entre les applications à faible criticité et le logiciel opérationnel critique de la voiture.

L’émergence des centres de données est une réponse au changement de paradigme informatique vers l’informatique en nuage. Ce chapitre présente les approches récentes et prometteuses de la nouvelle conception logicielle/matérielle des serveurs des centres de données du futur, permettant d’intégrer l’hétérogénéité dans le silicium et facilitant la mise à l’échelle de plate-formes avec les matrices de réseau émergentes.

Ce chapitre présente SESAM, une plate-forme complète pour le prototypage de systèmes cyberphysiques modernes. SESAM accélère et facilite le prototypage par l’adoption d’une approche hybride, composée de sous-systèmes provenant de divers domaines et niveaux d’abstraction. Il introduit également un ensemble d’outils de vérification aidant à l’évaluation de la fiabilité et la consommation d’énergie des systèmes.

Le calcul parallèle à grande échelle consiste à organiser des millions d’opérations arithmétiques en parallèle, à chaque cycle d’horloge. Dans ce chapitre, StaccatoLab est présenté comme un langage qu’intègre un modèle d’exécution de flot de données conçu pour un parallélisme efficace à grande échelle. Il supporte l’analyse quantitative des programmes et permet leur conception pour des objectifs de débit prédéfinis.

Ce chapitre examine le développement des MPSoC pour les applications vidéo et la vision par ordinateur. Considérant que les algorithmes de vision par ordinateur ont évolué, leur développement a accompagné celui des architectures pour permettre une exécution efficace des noyaux de calcul et coupler plusieurs unités parallèles afin de mettre en œuvre des pipelines de vision complexes.

Ce chapitre aborde les défis et enjeux associés aux techniques de compilation et d’optimisation pour les systèmes de calcul hétérogènes et multicœurs pour l’embarqué. Les auteurs appliquent une approche systématique permettant la modélisation d’applications, la compilation source à source, la construction d’une infrastructure de compilateur flexible et la distribution de logiciels pour les architectures multicœurs d’un point de vue pratique.